



BUNDESPATENTGERICHT

23 W (pat) 65/05

(Aktenzeichen)

Verkündet am
25. November 2008

...

BESCHLUSS

In der Beschwerdesache

...

betreffend die Patentanmeldung 103 24 065.9-33

hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf die mündliche Verhandlung vom 25. November 2008 unter Mitwirkung des Vorsitzenden Richters Dr. Tauchert sowie der Richter Lokys, Schramm und Brandt

beschlossen:

Die Beschwerde der Anmelderin wird zurückgewiesen.

Gründe

I.

Die vorliegende Anmeldung 103 24 065.9-33 ist am 27. Mai 2003 mit der Bezeichnung „Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors und ein integrierter Silizium-Germanium Heterobipolartransistor“ beim Deutschen Patent- und Markenamt eingereicht worden.

Die Prüfungsstelle für Klasse H01L hat im Prüfungsverfahren auf den Stand der Technik gemäß den Druckschriften

- (1) WO 02/ 41 361 A2,
- (2) DE 197 52 052 A1,
- (3) DE 690 22 692 T2 und
- (4) US 4 672 413 A

hingewiesen und dargelegt, dass das Verfahren nach dem damals geltenden Anspruch 1 und der Heterobipolartransistor nach dem damals geltenden nebengeordneten Anspruch 15 nicht neu seien und dass auch die in den Unteransprüchen genannten Maßnahmen keinen Patentschutz begründen könnten, so dass die Erteilung eines Patents nicht in Aussicht gestellt werden könne.

Nachdem die Anmelderin um Entscheidung nach Aktenlage gebeten hat, hat die Prüfungsstelle die Anmeldung mit Beschluss vom 15. April 2005 gemäß § 48 PatG zurückgewiesen.

Gegen diesen Beschluss wendet sich die Beschwerde der Anmelderin.

Sie beantragt zuletzt,

den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen Patent- und Markenamts vom 15. April 2005 aufzuheben und das Patent mit folgenden Unterlagen zu erteilen:

Patentansprüche 1 bis 10,
Beschreibung, Seiten 1 bis 5,
sämtliche überreicht in der mündlichen Verhandlung vom
25. November 2008,

hilfsweise

Patentansprüche 1 bis 9 gemäß Hilfsantrag,
Beschreibung, Seiten 1 bis 3, 5,
Beschreibung, S. 4, bezüglich des Hilfsantrags,
sämtliche überreicht in der mündlichen Verhandlung vom
25. November 2008.

Der geltende Anspruch 1 gemäß Hauptantrag lautet:

„Verfahren zur Herstellung eines integrierten pnp-Silizium-Germanium-Heterobipolartransistors, bei dem zwischen einer Silizium-Germanium-Basisschicht und einer Silizium-Emitterschicht eine Siliziumdioxidschicht mittels eines schnellen thermischen Prozesses gebildet wird, dadurch gekennzeichnet, dass die Basisschicht in mehreren aufeinanderfolgenden Temperaturschritten auf eine Prozesstemperatur aufgeheizt wird, wobei in einem ersten Temperaturschritt die Basisschicht auf eine Temperatur zwischen 350° C und 500° C und in einem zweiten Temperaturschritt mit einer Rate von etwa 40° C bis 100° C pro Sekunde auf in etwa 640° C aufgeheizt wird, und wobei die Basisschicht in einem dritten Tempera-

turschritt mit einer Rate von etwa 10 bis 40° C pro Sekunde auf die Prozesstemperatur aufgeheizt wird, bei der anschließend die Siliziumdioxidschicht in einer Dicke von 0,3 bis 0,4 nm gebildet wird.“

Der geltende Anspruch 1 nach Hilfsantrag unterscheidet sich von diesem Anspruch lediglich durch die im letzten Teilmerkmal eingefügte Angabe über die Höhe der Prozesstemperatur, bei der die Siliziumdioxidschicht gebildet wird. Dieses Teilmerkmal lautet:

„... und wobei die Basisschicht in einem dritten Temperaturschritt mit einer Rate von etwa 10 bis 40° C pro Sekunde auf die Prozesstemperatur von etwa 705° C aufgeheizt wird, bei der anschließend die Siliziumdioxidschicht in einer Dicke von 0,3 bis 0,4 nm gebildet wird.“

Hinsichtlich der Unteransprüche 2 bis 10 nach Hauptantrag bzw. der Unteransprüche 2 bis 9 nach Hilfsantrag sowie hinsichtlich der weiteren Einzelheiten wird auf den Akteninhalt verwiesen.

II.

Die zulässige Beschwerde der Anmelderin erweist sich als nicht begründet, denn die Gegenstände des jeweiligen Anspruchs 1 nach Haupt- und nach Hilfsantrag beruhen nicht auf einer erfinderischen Tätigkeit des zuständigen Fachmanns.

Bei dieser Sachlage kann die Erörterung der Zulässigkeit der Ansprüche sowie der Neuheit der Gegenstände dieser Ansprüche dahinstehen, vgl. BGH GRUR 1991, 120, 121, II. 1 - „Elastische Bandage“.

1. Die Anmeldung betrifft ein Verfahren zur Herstellung eines integrierten pnp-Silizium-Germanium-Heterobipolartransistors.

Im Vergleich zu herkömmlichen Bipolartransistoren, bei denen Emitter, Basis und Kollektor aus ein und demselben Halbleitermaterial - in der Regel Silizium - bestehen, weisen Heterobipolartransistoren, bei denen die Basis aus einem Si-Ge-Material mit geringerer Bandlücke gebildet wird als sie die Emitter- und Kollektorbereiche aus Silizium aufweisen, deutlich höhere Grenzfrequenzen und höhere Stromverstärkungen auf.

Die höhere Stromverstärkung - diese ist durch das Verhältnis von Kollektorstrom I_c zu Basisstrom I_b definiert - ist eine Folge der schmaleren Bandlücke des Si-Ge-Materials. Die schmalere Bandlücke führt dazu, dass die Potentialbarriere am pn-Übergang zwischen Emitter und Basis bei einem solchen Heterobipolartransistor gegenüber der beim konventionellen Silizium-Transistor erniedrigt ist, so dass die Ladungsträgerinjektion, d. h. der Emitterstrom vom Emitter in die Basis höher ist. Da der Emitterstrom den wesentlichen Anteil des Kollektorstroms I_c bildet und dieser damit ebenfalls höher ist, ist der Wert für die Stromverstärkung höher als bei herkömmlichen Transistoren.

Die höhere Stromverstärkung der Heterobipolartransistoren gestattet es, bei diesen die Basis höher zu dotieren, als es bei herkömmlichen Bipolartransistoren möglich ist. Anders als bei den herkömmlichen Transistoren, bei denen der Wert für die Stromverstärkung I_c/I_b bei höherer Dotierung der Basis und daraus resultierendem höherem Basisstrom I_b und gleichbleibendem Kollektorstrom I_c auf unakzeptable Werte abnimmt, kann hier ein höherer Basisstrom in Kauf genommen werden, da die Stromverstärkung I_c/I_b wegen des höheren Kollektorstromniveaus dieser Transistoren trotz des höheren Basisstroms ausreichend hohe Werte einnimmt. Mit der höheren Dotierung der Basis erniedrigt sich der elektrische Wider-

stand der Basis dieser Transistoren, was sich vor allem in einem schnelleren Schaltverhalten, d. h. in höheren Grenzfrequenzen, bemerkbar macht.

Das wesentlich verbesserte Frequenzverhalten dieser Transistoren ist zugleich auch eine Folge der deutlich höheren Beweglichkeit der Ladungsträger in der Si-Ge-Basissschicht, die sich ebenfalls in einer Erniedrigung des Basiswiderstands äußert. Dieser Effekt geht darauf zurück, dass durch den Einbau von Germanium, das eine Gitterkonstante von 5,65 Angström aufweist, in ein Siliziumgitter mit einer Gitterkonstanten von 5,43 Angström gezielt Basissschichten hergestellt werden können, deren Kristallgefüge unter einer Zugspannung steht, die zu einer weiteren Reduzierung der Bandlücke und einer höheren Ladungsträgerbeweglichkeit führt.

Zur weiteren Erhöhung der Stromverstärkungswerte der Transistoren wird zwischen der Emitterschicht und der Silizium-Germanium-Basissschicht eine dünne Siliziumdioxidschicht vorgesehen. Diese kann durch eine thermische Oxidation des Siliziums in einem Rohofen hergestellt werden, bei der Chargen von bis zu 200 Wafern gleichzeitig oxidiert werden. Bei diesem Prozess sind die Wafer über eine relativ lange Zeit einer hohen Temperatur ausgesetzt, was sich negativ auf die Transistoreigenschaften auswirkt.

Der vorliegenden Anmeldung liegt als technisches Problem die Aufgabe zugrunde, ein Verfahren zur Herstellung eines integrierten pnp-Silizium-Germanium-Heterobipolartransistors bereitzustellen, das verbesserte Bauelementeigenschaften der hergestellten Silizium-Germanium-Heterobipolartransistoren gewährleistet, vgl. die geltende Beschreibung S. 2, Abs. 2.

Gemäß dem geltenden Anspruch 1 nach Hauptantrag wird diese Aufgabe durch ein Verfahren zur Herstellung eines integrierten pnp-Silizium-Germanium-Heterobipolartransistors gelöst, bei dem zwischen einer Silizium-Germanium-Basissschicht und einer Silizium-Emitterschicht eine Siliziumdioxidschicht mittels eines schnellen thermischen Prozesses gebildet wird, bei dem die Basissschicht in meh-

ren aufeinanderfolgenden Temperaturschritten auf eine Prozesstemperatur aufgeheizt wird, wobei die Basisschicht bei einem ersten Temperaturschritt auf eine Temperatur zwischen 350° C und 500° C und in einem zweiten Temperaturschritt mit einer Rate von etwa 40° C bis 100° C pro Sekunde auf in etwa 640° C aufgeheizt wird und wobei die Basisschicht in einem dritten Temperaturschritt mit einer Rate von etwa 10 bis 40° C pro Sekunde auf die Prozesstemperatur aufgeheizt wird, bei der anschließend die Siliziumdioxidschicht gebildet wird.

Der geltende Anspruch 1 nach Hilfsantrag präzisiert diese Lehre dahingehend, dass die Prozesstemperatur, bei der die Siliziumdioxidschicht gebildet wird, in etwa 705° C beträgt.

2. Die im Anspruch 1 nach Hauptantrag und die im Anspruch 1 nach Hilfsantrag jeweils gegebene Lehre beruht nicht auf einer erfinderischen Tätigkeit des zuständigen Fachmanns. Dieser ist hier als Diplom-Ingenieur der Elektrotechnik oder Diplom-Physiker jeweils mit Hochschulabschluss zu definieren, der als Prozessingenieur in der Halbleiterindustrie mit der Weiterentwicklung der Fertigungsprozesse zur Herstellung von Bipolartransistoren betraut ist und über einige Jahre Berufserfahrung auf diesem Gebiet verfügt.

Die Druckschrift (1) offenbart in Übereinstimmung mit der im Oberbegriff des geltenden Anspruchs 1 nach Hauptantrag bzw. des geltenden Anspruchs 1 nach Hilfsantrag gegebenen Lehre ein Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors mit einer Silizium-Germanium-Basischicht (*The invention relates to the fabrication of ... silicon-germanium transistors. ... In a heterojunction bipolar transistor, or HBT, a thin silicon-germanium layer is grown as the base of a bipolar transistor on a silicon wafer / S. 1, Zeilen 6 bis 8 und Zeilen 10 und 11*), bei dem zwischen der Silizium-Germanium-Basischicht und einer Silizium-Emitterschicht eine Siliziumdioxidschicht gebildet wird, die mittels eines schnellen thermischen Prozesses erzeugt wird. Bei diesem werden die Wafer auf eine vorgegebene Temperatur aufgeheizt und dann einer Sau-

erstoff enthaltenden Atmosphäre ausgesetzt (Fig. 2 shows flowchart 200, which describes the steps, according to one embodiment of the invention, in processing a wafer ... In particular the wafer includes top surface 124 of base 120 on which formation of an interfacial oxide is to take place prior to addition of an emitter comprised of N-type polycrystalline silicon / S. 8, Zeilen 11 bis 20; Continuing with Figures 2 and 3A, step 272 of flowchart 200 comprises heating the wafer to a predetermined temperature and supplying oxygen at a predetermined partial pressure. For example the wafer can be heated in a rapid thermal processing („RTP“) system, also referred to as a rapid thermal oxidation („RTO“) system / S. 9, Zeilen 17 bis 20).

Für den Fachmann ist dabei selbstverständlich, dass dieses Verfahren nicht auf die Herstellung des in der Druckschrift (1) als Ausführungsbeispiel dienenden npn-Transistors beschränkt ist, sondern dass die in der Druckschrift (1) gegebene Lehre auch zur Herstellung eines pnp-Transistors genutzt werden kann, vgl. bspw. die Patentansprüche 25 bis 38, in denen allgemein von einem Transistor mit Emitter, Basis und Kollektor die Rede ist, ohne dass dabei eine Einschränkung auf einen bestimmten Leitungstyp dieser Bereiche vorgenommen wird.

Bei dem zuvor genannten Prozess die Temperaturführung gemäß der im kennzeichnenden Teil des Anspruchs 1 nach Hauptantrag bzw. des Anspruchs 1 nach Hilfsantrag gegebenen Lehre vorzunehmen, ergibt sich für den oben definierten Fachmann aus einer Reihe von Hinweisen in der Druckschrift (1), die er im Rahmen seines fachmännischen Könnens in eine entsprechende Prozessführung umsetzt.

Wie in der Druckschrift (1) dargelegt wird, dient die bei dem schnellen thermischen Prozess erzeugte Siliziumdioxidschicht zwischen Emitter und Basis als Barriere-schicht, mit deren Hilfe der Basisstrom I_b in den Emitter verringert wird, während der im wesentlichen von der Höhe des Emitterstroms aus dem Emitter in die Basis bestimmte Kollektorstrom I_c weitgehend unverändert bleibt, so dass die Stromver-

stärkung (gain) I_c/I_b erhöht wird (*Because the thin silicon oxide layer is formed at the interface between the single crystal base and the polysilicon emitter, it is also referred to as „interfacial oxide“. The interfacial oxide has the effect of increasing the gain of the bipolar transistor. The interfacial oxide across the emitter opposes the flow of minority carriers so that the base current in one direction is reduced, while the collector current is largely unaffected. Therefore, I_c/I_b which is the gain of the bipolar transistor, is increased / S. 2, Zeilen 11 bis 17).*

Die Höhe des Wertes für die Stromverstärkung hängt von der Barrierewirkung des Siliziumdioxids ab, die durch dessen Dicke und dessen Dichte bestimmt wird. Diese beiden Eigenschaften können gemäß der Lehre der Druckschrift (1) durch die Wahl der Oxidationstemperatur und des Sauerstoff-Partialdrucks bei dem schnellen thermischen Prozess so beeinflusst werden, dass durch eine Vorgabe dieser Prozessparameter gezielt vorgegebene hohe Stromverstärkungen der Transistoren eingestellt werden können (*The invention described here achieves control over the gain of the HBT by achieving control over the thickness and density of the interfacial oxide and providing uniform thickness and density of the resulting interfacial oxide. Control over the thickness and density during formation of the interfacial oxide is gained by controlling partial pressure of the chemical reactant used to form the interfacial oxide and by controlling temperature of the wafer during formation of the interfacial oxide. / S. 12, Zeilen 10 bis 14).*

Dabei kann die Oxidationstemperatur bei dem schnellen thermischen Prozess gemäß der Druckschrift (1) in einem Bereich zwischen 300° C und 650° C gewählt werden, wobei der Sauerstoff-Partialdruck bei höherer Temperatur erniedrigt und bei niedrigerer Temperatur erhöht wird (*The predetermined temperature, for example can be approximately 500° C. However, a temperature in the range of 300° C to 650° C can also be used. ... Generally, when a higher temperature is used, the oxygen partial pressure can be reduced; and conversely when a lower temperature is used, the oxygen partial pressure can be increased / S. 9, Zeilen 20 bis 24).* Je nach Wahl der Oxidationstemperatur und des zugehörigen

Sauerstoff-Partialdrucks können unterschiedlichste Oxide hergestellt werden. Als Beispiele werden Oxide mit Dicken zwischen 9 und 13 Angström und Flächendichten zwischen 1×10^{15} und 4×10^{15} Atomen pro cm^2 ebenso wie Oxide mit Dicken zwischen 3,0 bis 9,0 Angström - also auch mit den im letzten Teilmerkmal des Anspruchs 1 nach Haupt- bzw. nach Hilfsantrag angegebenen Dicken zwischen 3 und 4 Angström - und Flächendichten zwischen 1×10^{13} Atomen und 1×10^{15} Atomen pro cm^2 genannt. Damit ist es möglich, durch die Wahl der Oxidationsbedingungen, insbesondere der Oxidationstemperatur bei dem schnellen thermischen Prozess die Stromverstärkung der Transistoren innerhalb eines großen Bereichs zwischen 100 und 1000 gezielt einzustellen (*For example, to cause a gain of approximately 100.0 for the silicon-germanium-HBT, desirable area density for interfacial oxide 432 of approximately 1×10^{15} to 4×10^{15} atoms per square centimeter and desirable thickness for interfacial oxide 432 of approximately 9.0 to 13.0 angstroms are achieved in one embodiment of the invention. In other embodiments of the invention, a gain of approximately 400.0 to 1000.0 can be achieved by increasing the interfacial oxide thickness or by increasing the oxide area density. ... On the other hand, in other embodiments of the invention, it is possible to achieve a gain below 100.0 by decreasing the thickness of the interfacial oxide or by lowering the oxide area density. For example, the thickness ... can be decreased to a value between 3.0 and 9.0 Angstroms, or the area density of the oxide can be decreased to between 1×10^{13} and 1×10^{15} . / S. 11, Zeile 35 bis S. 12, Zeile 9).*

Dabei liegt die Prozesstemperatur weit unterhalb der 900°C , die aus dem in der Druckschrift (1) diskutierten Stand der Technik als Oxidationstemperatur bekannt ist, so dass die mit dieser hohen Oxidationstemperatur verbundenen Verschlechterungen der Transistoreigenschaften vermieden werden (*Another method for forming interfacial oxide is one involving rapid thermal processing („RTP“). ... The article describes a reduced pressure, 900°C temperature, rapid thermal oxidation technique to form an oxide layer. The high temperature invokes the concerns, discussed above, regarding thermal budget. In addition to excess boron diffusion ...,*

the high 900° C temperature can also damage the silicon-germanium crystal. The high temperature can cause strain relaxation in the strained silicon-germanium crystal layers, negating the benefits, for example the increased speed, that HBT derives from the strained silicon-germanium crystal layers / S.3, Zeilen 25 bis 33).

Angesichts dieser Darlegungen in der Druckschrift (1) bedarf es für den Fachmann keiner erfinderischen Tätigkeit, die Prozesstemperatur, bei der die Siliziumdioxid-schicht gebildet wird, geringfügig über den in der Druckschrift (1) als oberen Temperaturwert angegebenen 650° C zu wählen, nämlich mit 705° C um 55° C höher, wie es das letzte Teilmerkmal des geltenden Anspruchs 1 nach Hauptantrag im Zusammenhang mit dem auf diesen Anspruch rückbezogenen Unteranspruch 3 sowie das letzte Teilmerkmal des Anspruchs 1 nach Hilfsantrag lehrt. Mit dieser Vorgehensweise folgt der Fachmann lediglich der in der Druckschrift (1) gegebenen Lehre, die Oxideigenschaften und damit die Stromverstärkung gezielt durch die Wahl einer entsprechenden Oxidationstemperatur einzustellen und dabei durch die Wahl einer Temperatur weit unterhalb von 900° C eine Beeinträchtigung der Transistoreigenschaften des Si-Ge-Transistors zu vermeiden.

Vor dem Oxidationsvorgang bei dieser Prozesstemperatur die Basisschicht in mehreren aufeinanderfolgenden Temperaturschritten definiert aufzuheizen, wie es der kennzeichnende Teil des Anspruchs 1 nach Haupt- und nach Hilfsantrag darüber hinaus lehrt, ergibt sich für den Fachmann aus der in der Druckschrift (1) erläuterten Notwendigkeit, die thermischen Prozesse so zu führen, dass die thermische Belastung der Wafer mit den darauf hergestellten Strukturen und Schichten so gering wie möglich ist, und den hierzu in der Halbleitertechnologie fachüblichen Maßnahmen.

Wie aus den Darlegungen zu den positiven Eigenschaften dieser Bauelemente und ihren physikalischen Grundlagen weiter oben ohne weiteres verständlich wird, muss bei der Herstellung der Transistoren neben der Diffusion von Dotierelementen vor allem eine Veränderung des Kristallgefüges in der Silizium-Germanium-

Basisschicht vermieden werden, um eine Verschlechterung der Transistoreigenschaften zu verhindern. Insbesondere muss beim Aufheizen und Abkühlen die Erzeugung von Kristallfehlern in Form von Versetzungen verhindert werden, die zu einem unerwünschten Abbau der mechanischen Spannungen in der Si-Ge-Basischicht führen würden (*For example, boron used to dope the silicon-germanium base of the HBT diffuses rapidly; excess diffusion of boron dopant slows the operation of the HBT. Thus, it is important in silicon-germanium processing to keep temperature transitions, the number of high temperature processing steps, and the time involved in each step to a minimum, i.e. the thermal budget must be minimized / S. 3, Zeilen 18 bis 21; Heating the wafer can also cause strain relaxation in the silicon-germanium crystal as discussed above. Each cycle of heating and cooling the wafer can cause crystal dislocations in crystal single silicon and single crystal silicon-germanium. Thus, minimizing thermal budget avoids causing damage to the bipolar device on which the interface dielectric is being formed ... Minimizing thermal budget is especially important in fabrication of silicon-germanium semiconductor devices / S. 12, Zeile 32 bis S. 13, Zeile 2).*

Um einen möglichst raschen und dennoch schonenden Aufheizvorgang zu erreichen - diese Forderung stellt sich in allen Bereichen der Halbleitertechnologie, u. a., da Kristallfehler stets zur Verschlechterung der Bauelementeeigenschaften führen - , sind in der Halbleitertechnologie bei thermischen Prozessen mit Prozesstemperaturen in dem in Rede stehenden Bereich Aufheizvorgänge, bei denen die Temperatur in mehreren Temperaturschritten mit jeweils definierter Aufheizrate erhöht wird, fachüblich und unter dem Fachbegriff „ramping“ bekannt. Dabei werden die zu prozessierenden Wafer in einem ersten Temperaturschritt bis in einen Temperaturbereich unterhalb der Prozesstemperatur aufgeheizt, der hinsichtlich der Bildung von Kristallfehlern und von Veränderungen im Kristallgefüge und hinsichtlich der Diffusion von Dotierelementen unkritisch ist, so dass die Wafer ohne Beeinträchtigung der bereits hergestellten Strukturen sowie des Kristallgefüges auf diese Temperatur vortemperiert werden können. Danach werden die Scheiben in einem zweiten Temperaturschritt sehr schnell auf die Prozesstemperatur aufge-

heizt, um die Zeit, während der die Wafer der für die Temperaturbelastung maßgeblichen hohen Temperatur ausgesetzt sind, so kurz wie möglich zu halten. Da die Wafer der ihnen aufgeprägten Temperaturerhöhung zeitverzögert folgen und es somit bei hoher Aufheizrate zu einem Überschwingen der Temperatur über die gewünschte Prozesstemperatur kommen würde, muss die zunächst hohe Aufheizrate in einem dritten Temperaturschritt vor dem Erreichen der Prozesstemperatur erniedrigt werden. Andernfalls ist keine verlässliche Prozessführung mit reproduzierbaren Ergebnissen, bspw. den vorgegebenen Oxiddicken möglich.

Die im geltenden Anspruch 1 nach Hauptantrag bzw. nach Hilfsantrag gegebene Lehre, die Basisschicht in einem Aufheizvorgang mit drei Temperaturschritten definiert aufzuheizen und die hohe Aufheizrate des zweiten Schritts im dritten Schritt erheblich abzusenken, stellt somit eine fachübliche und damit im fachmännischen Können liegende Maßnahme dar. Dabei im Rahmen einfacher Versuche die im Anspruch 1 nach Hauptantrag bzw. nach Hilfsantrag angegebenen Wertebereiche für die Aufheizraten im zweiten und dritten Schritt sowie den Temperaturwert für den Wechsel von der hohen zur niedrigeren Aufheizrate zu ermitteln, liegt für den als Fachmann definierten Prozessingenieur im Rahmen seiner fachmännischen Routine.

Sowohl das Verfahren nach dem Anspruch 1 nach Hauptantrag als auch das Verfahren nach dem Anspruch 1 nach Hilfsantrag beruhen damit nicht auf erfindetischer Tätigkeit des zuständigen Fachmanns.

3. Wegen der Antragsbindung fallen mit dem jeweiligen Anspruch 1 auch die Unteransprüche 2 bis 10 nach Hauptantrag bzw. die Unteransprüche 2 bis 9 nach Hilfsantrag, für die die Anmelderin im Übrigen auch keine gesonderte patentbegründende Wirkung geltend gemacht hat, vgl. BGH GRUR 2007, 862, Leitsatz, 863, Tz 18 - „Informationsübermittlungsverfahren II“.

4. Bei dieser Sachlage war die Beschwerde der Anmelderin zurückzuweisen.

Dr. Tauchert

Lokys

Schramm

Brandt

Pr