

BUNDESPATENTGERICHT

17 W (pat) 18/00

(Aktenzeichen)

Verkündet am
20. März 2001

...

BESCHLUSS

In der Beschwerdesache

betreffend die Patentanmeldung P 43 39 185.0-53

...

hat der 17. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf die mündliche Verhandlung vom 20. März 2001 unter Mitwirkung des Richters Dipl.-Ing. Bertl als Vorsitzenden, des Richters Dipl.-Phys. Dr. Greis, der Richterin Püschel und des Richters Dipl.-Ing. Schuster

beschlossen:

Auf die Beschwerde wird der Beschluß der Prüfungsstelle für Klasse G06F des Deutschen Patent- und Markenamts vom 11. Februar 2000 aufgehoben und das nachgesuchte Patent 43 39 185 unter der Bezeichnung "Cache-Speichersystem und Verfahren zum Erzeugen von Cache-Steuersignalen" mit folgenden Unterlagen erteilt:

Patentansprüche 1 bis 3, überreicht in der mündlichen Verhandlung,

Patentansprüche 4 bis 8, eingegangen am 15. März 1996,

Beschreibung Seiten 3, 9 und 26, überreicht in der mündlichen Verhandlung, sowie Seiten 1, 2, 4, eingegangen am 15. März 1996 sowie ursprünglich eingereichte Seiten 5 bis 8 und 10 bis 20 und 27 bis 48,

ursprünglich eingereichte 8 Blatt Zeichnungen mit Figuren 1 bis 8.

Gründe

I.

Die Patentanmeldung mit der ursprünglichen Bezeichnung

"Cache Speichersystem"

wurde von der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamts zurückgewiesen. In den Gründen ist ausgeführt, daß es dem Gegenstand des Patentanspruchs 1 an der Erfindungshöhe mangle.

Gegen diesen Beschluß richtet sich die Beschwerde der Anmelderin.

In der mündlichen Verhandlung hat sie folgenden Patentanspruch 1 überreicht:

"Cache-Speichersystem mit
einer CPU (201), die mit einem Systemtaktsignal (CLK 1) versorgt wird und mit einem externen Cache-Speicher (207) gekoppelt ist, wobei der externe Cache-Speicher (207) wenigstens eine Speicherbank aus asynchronen SRAM-Bauelementen aufweist, und einer Cache-Steuereinrichtung (202, 510), wobei die Cache-Steuereinrichtung aufweist:

- a) eine Systemtakterzeugungseinrichtung (504), die einen der Cache-Steuereinrichtung zugeführten Eingangstakt (CLK2) empfängt und daraus das Systemtaktsignal (CLK1) erzeugt, wobei die Frequenz des Eingangstakts (CLK2) ein Vielfaches der Frequenz des Systemtaktsignals ist,
- b) eine Einrichtung (508) zum Erzeugen von Steuersignalen für die wenigstens eine Speicherbank, wobei die Einrichtung (508) zum Erzeugen der Steuersignale den der Cache-Steuereinrichtung zugeführten Eingangstakt (CLK2) empfängt, und
- c) eine Versatz-Korrektur-Einrichtung (505, 509), die das von der Systemtakterzeugungseinrichtung (504) erzeugte Systemtaktsignals und die von der Einrichtung (508) zum Erzeugen von Steuersignalen erzeugten Steuersignal empfängt und einen Versatz zwischen diesen Signalen durch Verzögerung der Signale korrigiert."

Der auf ein Verfahren gerichtete Patentanspruch 7 lautet:

"Verfahren zum Erzeugen von Cache-Steuersignalen in einem Cache-Speichersystem, wobei

- a) aus einem Eingangstaktsignal (CLK2) ein Taktsignal (CLK1) mit der halben Frequenz erzeugt wird;
- b) das Taktsignal mit der halben Frequenz als Systemtakt zur Verfügung gestellt wird;
- c) Prozessorsteuersignale auf der Grundlage des Taktsignals mit der halben Frequenz zur Verfügung gestellt werden;
- d) das Eingangstaktsignal einer Cache-Steuereinrichtung zur Verfügung gestellt wird; und
- e) Cache-Steuersignale von der Cache-Steuereinrichtung derart zur Verfügung gestellt werden, daß sie untereinander und in Bezug auf den Systemtakt und die Prozessorsteuersignale im wesentlichen verzögerungsfrei sind."

Der Anmeldung liegt die Aufgabe zugrunde, ein verbessertes Cache-Speichersystem zu schaffen (Beschreibung Seite 3, Absatz 3)

Die Anmelderin ist der Ansicht, daß der im Verfahren befindliche Stand der Technik die Lehre der vorliegenden Anmeldung nicht nahe zu legen vermöge. Der Fachmann könne den genannten Druckschriften nicht die konkreten Maßnahmen nach der vorliegenden Anmeldung entnehmen.

Die Anmelderin stellt den Antrag,

den angefochtenen Beschluß aufzuheben und das nachgesuchte Patent mit folgenden Unterlagen zu erteilen:

Patentansprüche 1 bis 3, überreicht in der mündlichen Verhandlung, Patentansprüche 4 bis 8, eingegangen am 15. März 1996, Beschreibung Seiten 3, 9 und 26, überreicht in der mündlichen Verhandlung, sowie Seiten 1, 2, 4, eingegangen am 15. März 1996 sowie ursprünglich eingereichte Seiten 5 bis 8 und

10 bis 20 und 27 bis 48, ursprünglich eingereichte 8 Blatt Zeichnungen mit Figuren 1 bis 8.

II.

Die frist- und formgerecht erhobene Beschwerde ist zulässig. Sie hat auch Erfolg, da der Gegenstand des Patentanspruchs 1 patentfähig ist, und insbesondere wie im § 4 PatG gefordert, auf einer erfinderischen Tätigkeit beruht.

Der Gegenstand des Patentanspruchs 1 betrifft ein Cache-Speichersystem mit einer CPU, einem externen Cache-Speicher und einer Cache-Steuereinrichtung. Diese Cache-Steuereinrichtung umfaßt

- eine Systemtakterzeugungseinrichtung, die aus einem Eingangstakt den Systemtakt erzeugt, mit einer geringeren Frequenz;
- eine Einrichtung zum Erzeugen von Steuersignalen, ebenfalls aus dem Eingangstakt, für die Speicherbank des externen Cache-Speichers;
- eine Versatz-Korrektur Einrichtung, welche einen (zeitlichen) Versatz zwischen Systemtakt und den Steuersignalen für den Cache-Speicher korrigiert.

In der mündlichen Verhandlung wurde die Druckschrift

Intel, Microprocessor and Peripheral Handbook, Volume I, Microprocessor, Seiten 4-298 bis 4-306

aufgegriffen, die auch dem angefochtenen Beschluß zugrunde liegt.

Diese Druckschrift ist ein Ausschnitt aus einem Datenblatt eines Cache-Steuerbausteins. Der Figur 3-1. ist zu entnehmen, daß der interne Takt für die Cache

Steuerung durch Teilen aus einem Taktsignal CLK2 gewonnen wird. CLK2 wird auch an die CPU gelegt, die hieraus ebenfalls ihr Taktsignal erzeugt. Es wird also sowohl in der CPU als auch in der Cache-Steuerung aus ein und demselben Taktsignal CLK2 durch Herunterteilen der für den Baustein benötigte Takt erzeugt.

Der Fachmann entnimmt dieser Druckschrift keine Anregung in der Cache-Steuer-einrichtung sowohl den Systemtakt für die CPU als auch die Steuersignale für einen externen Cache-Speicher zu erzeugen. Ihr ist auch kein Hinweis auf eine Verzögerung von Signalen zu entnehmen, um einen Versatz zwischen diesen Signalen zu korrigieren.

Auch die weitere im Prüfungsverfahren genannte Druckschrift

Thies, 80486 Systemsoftware Entwicklung, Carl Hanser Verlag München
Wien 1992, S. 175,176

kann die Vorrichtung nach dem Patentanspruch 1 nicht nahelegen. Diese Druckschrift befaßt sich allgemein mit Cache-Speichern, ohne auf Taktsignale oder zeitliche Zusammenhänge von Signalen einzugehen.

Ebensowenig führt eine Zusammenschau dieser beiden Druckschriften zum Gegenstand des Patentanspruchs 1, da keine von beiden auf die Besonderheiten der Cache-Steuer-einrichtung in dem beanspruchten Cache-Speichersystem hinweist.

Der Patentanspruch 1 ist deshalb gewährbar.

Das Verfahren nach dem Patentanspruch 7 umfaßt ebenfalls die Besonderheiten der Cache-Steuer-einrichtung aus dem Patentanspruch 1, sein Gegenstand ergibt sich somit ebenfalls nicht aus den beiden genannten Druckschriften. Dieser Patentanspruch ist deshalb gewährbar.

Die auf die Patentansprüche 1 und 7 rückbezogenen Patentansprüche 2 bis 6 und 8 enthalten keine platt selbstverständlichen Ausgestaltungen der Gegenstände nach den Patentansprüchen 1 und 7. Sie sind somit ebenfalls gewährbar. Auch die übrigen Unterlagen erfüllen die an sie gestellten Forderungen.

Bertl

Dr. Greis

Püschel

Schuster

prä