



BUNDESPATENTGERICHT

23 W (pat) 13/15

(Aktenzeichen)

Verkündet am
18. Oktober 2016

...

BESCHLUSS

In der Beschwerdesache

...

betreffend die Patentanmeldung 10 2008 033 234.8

hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf die mündliche Verhandlung vom 18. Oktober 2016 unter Mitwirkung des Vorsitzenden Richters Dr. Strößner und der Richter Dr. Friedrich, Dr. Zebisch und Dr. Himmelmann

beschlossen:

1. Der Beschluss der Prüfungsstelle für Klasse H01L des Deutschen Patent- und Markenamts vom 21. April 2015 (schriftlich begründet durch Beschluss vom 27. April 2015) wird aufgehoben.

2. Es wird ein Patent erteilt mit der Bezeichnung „Feldeffekttransistor“, dem Anmeldetag 15. Juli 2008 unter Inanspruchnahme der Priorität JP 2007-217254 vom 23. August 2007 auf der Grundlage folgender Unterlagen:
 - Patentansprüche 1 und 2, überreicht in der mündlichen Verhandlung am 18. Oktober 2016;
 - Beschreibungsseiten 1, 2, 4, 7 bis 11 und 13 bis 15, eingegangen im Deutschen Patent- und Markenamt am 13. August 2008;
 - Beschreibungsseiten 3, 3a, 5, 6, 12 und 16 bis 22, überreicht in der mündlichen Verhandlung am 18. Oktober 2016;
 - 14 Blatt Zeichnungen mit Figuren 1 bis 10C, eingegangen im Deutschen Patent- und Markenamt am 13. August 2008.

Gründe

I.

Die vorliegende Anmeldung mit dem Aktenzeichen 10 2008 033 234.8 und der Bezeichnung „Feldeffekttransistor“ wurde am 15. Juli 2008 mit englischsprachigen Unterlagen unter Inanspruchnahme der japanischen Priorität 2007-217254 vom

23. August 2007 beim Deutschen Patent- und Markenamt eingereicht. Deutschsprachige Anmeldeunterlagen wurden mit Eingabe vom 13. August 2008 nachgereicht. Die Prüfungsstelle hat im Prüfungsverfahren den Stand der Technik gemäß den Druckschriften

- D1 JP 07-142 512 A
- D2 US 2005 / 0 023 555 A1
- D3 JP 04-302 149 A
- D4 US 4 549 197 A
- D5 JP 04-115 555 A
- D6 JP 10-284 508 A (von der Anmelderin genannt)
- D7 JP 2007 115 894 A (von der Anmelderin genannt)

berücksichtigt und in den Prüfungsbescheiden bzw. Ladungszusätzen vom 23. Februar 2010, 23. September 2014 und 17. April 2015 ihre Bedenken bezüglich der Patentfähigkeit der jeweils geltenden Anspruchssätze geäußert. Dem hat die Anmelderin in ihren Eingaben vom 13. Juli 2010 und 10. April 2015 bei gleichzeitiger Einreichung neuer Anspruchssätze widersprochen, woraufhin die Prüfungsstelle die Anmeldung in der Anhörung vom 21. April 2015 mit der Begründung fehlender erfinderischer Tätigkeit hinsichtlich der Druckschriften D3 und D5 zurückgewiesen hat. Ihre Entscheidung hat die Prüfungsstelle mit Beschluss vom 27. April 2015 schriftlich begründet.

Gegen diesen Beschluss, dem Vertreter der Anmelderin am 30. April 2015 zugestellt, richtet sich die am 29. Mai 2015 beim Deutschen Patent- und Markenamt eingegangene Beschwerde mit der nachgereichten Beschwerdebegründung vom 29. Juni 2016.

Zusammen mit der Ladung ist die Anmelderin auch auf die Relevanz der folgenden Druckschriften hingewiesen worden:

D8 DE 195 22 364 C1 und
D9 US 4 436 766.

In der mündlichen Verhandlung hat die Anmelderin einen neuen Anspruchssatz vorgelegt. Sie beantragt:

1. den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen Patent- und Markenamts vom 21. April 2015 (schriftlich begründet durch Beschluss vom 27. April 2015) aufzuheben.
2. Ein Patent zu erteilen mit der Bezeichnung „Feldeffekttransistor“, dem Anmeldetag 15. Juli 2008 unter Inanspruchnahme der Priorität JP 2007-217254 vom 23. August 2007 auf der Grundlage folgender Unterlagen:
 - Patentansprüche 1 und 2, überreicht in der mündlichen Verhandlung am 18. Oktober 2016;
 - Beschreibungsseiten 1, 2, 4, 7 bis 11 und 13 bis 15, eingegangen im Deutschen Patent- und Markenamt am 13. August 2008;
 - Beschreibungsseiten 3, 3a, 5, 6, 12 und 16 bis 22, überreicht in der mündlichen Verhandlung am 18. Oktober 2016;
 - 14 Blatt Zeichnungen mit Figuren 1 bis 10C, eingegangen im Deutschen Patent- und Markenamt am 13. August 2008.

Der in der Verhandlung überreichte Anspruchssatz umfasst den selbständigen Anspruch 1 sowie den abhängigen Anspruch 2. Der Hauptanspruch hat folgenden Wortlaut:

„1. Feldeffekttransistor mit:

- (a) einem Halbleitersubstrat, das einen aktiven Bereich (33A) und einen den aktiven Bereich (33A) umgebenden Elementtrennungsbereich (33B) hat, die auf einem Oberflächenabschnitt des Halbleitersubstrats festgelegt sind;
- (b) einer Vielzahl von ohmschen Drainkontakten (10A), die angeordnet sind, um den aktiven Bereich (33A) auf dem Halbleitersubstrat zu kreuzen;
- (c) einem ohmschen Sourcekontakt (15A), der angeordnet ist, um den aktiven Bereich (33A) auf dem Halbleitersubstrat zwischen zwei ohmschen Drainkontakten (10A), die mit ihm benachbart sind, zu kreuzen;
- (d) einem Drainkopplungsabschnitt (10B), der auf dem Elementtrennungsbereich (33B) des Halbleitersubstrats angeordnet ist und Enden der ohmschen Drainkontakte (10A) auf derselben Seite von ihnen koppelt;
- (e) einem Gate (20), das wenigstens zwei Gatefinger (20A) hat, die angeordnet sind, um den aktiven Bereich (33A) auf dem Halbleitersubstrat von Bereichen zwischen dem ohmschen Drainkontakt (10A) und dem ohmschen Sourcekontakt (15A) zu kreuzen, wobei der ohmsche Sourcekontakt (15A) zwischen zwei der Gatefinger (20A) angeordnet ist;
- (f) einer Gateenergiezufuhrleitung (20B), die auf dem Elementtrennungsbereich (33B) des Halbleitersubstrats angeordnet ist, die zwei Gatefinger (20A) an deren Enden gegenüber der Anordnungsseite des Drainkopplungsabschnittes (10B) koppelt und den Gatefingern (20A) eine Gatespannung zuführt;
- (g) einem Isolierfilm (36), der über dem Gate und dem Halbleitersubstrat gebildet ist; und
- (h) einem Gaterandkopplungsabschnitt (20C) über dem Isolierfilm (36), welcher Gaterandkopplungsabschnitt (20C) mit

den zwei Gatefingern (20A) an einem Ende davon auf der Anordnungsseite des Drainkopplungsabschnittes (10B) durch in dem Isolierfilm (36) gebildete Durchgangslöcher (27) gekoppelt ist, wobei der Gaterandkopplungsabschnitt (20C) so angeordnet ist, um den ohmschen Drainkontakt (10A) und den Drainkopplungsabschnitt (10B) nicht zu kreuzen,

- (i) wobei der Gaterandkopplungsabschnitt (20C) so abgestützt ist, dass sich unter ihm ein Hohlraum befindet.“

Bezüglich des Anspruchs 2 und der weiteren Einzelheiten wird auf den Akteninhalt verwiesen.

II.

Die form- und fristgerecht erhobene Beschwerde ist zulässig und hinsichtlich des in der mündlichen Verhandlung vom 18. Oktober 2016 eingereichten Anspruchssatzes auch begründet, denn die Ansprüche 1 und 2 sind zulässig und geben eine gewerblich anwendbare Lehre. Der Feldeffekttransistor nach Anspruch 1 ist zudem patentfähig, da er durch den im Verfahren befindlichen Stand der Technik nicht patenthindernd getroffen (§§ 1 - 5 PatG) wird, so dass der angefochtene Beschluss der Prüfungsstelle aufzuheben und das Patent in dem beantragten Umfang zu erteilen war (§ 79 Abs. 1 PatG i. V. m. § 49 Abs. 1 PatG).

1. Die Anmeldung betrifft einen Feldeffekttransistor mit ineinandergreifenden kammartigen Source-, Drain- und Gate-Elektroden.

Leistungsfeldeffekttransistoren für Hochfrequenzanwendungen weisen üblicherweise kammförmige Gateanordnungen mit parallel zueinander ausgebildeten Gatefingern auf, da eine solche Ausgestaltung den Vorteil bietet, die Gate-Breite vergrößern zu können, ohne den Gatewiderstand übermäßig ansteigen zu lassen. Wie zudem in der Beschreibungseinleitung anhand des in den Figuren 10 A, B und C dargelegten Stands der Technik gemäß den Druckschriften D6 und D7 er-

läutert, ist es zusätzlich bekannt, die einzelnen Gatefinger an ihren jeweiligen Enden zur weiteren Widerstandsreduktion miteinander zu verbinden.

Durch solche ineinandergreifenden kammartigen Source-, Drain- und Gate-Strukturen lassen sich zwar die Leistungseigenschaften von Feldeffekttransistoren weiter verbessern, doch stellt sich dabei das Problem unerwünschter parasitärer Kapazitäten insbesondere zwischen der Gate- und der Drain-Struktur des Transistors.

Vor diesem Hintergrund liegt der Anmeldung daher als objektives technisches Problem die Aufgabe zugrunde, die parasitären Kapazitäten zwischen der Gate- und der Drain-Struktur eines Feldeffekttransistors mit ineinandergreifenden kammartigen Source-, Drain- und Gate-Elektroden zu verringern und dessen Hochfrequenzeigenschaften zu verbessern, *vgl. Beschreibungsseite 1 bis Seite 3, Zeile 22 und Beschreibungsseite 3a.*

Gelöst wird diese Aufgabe durch den Feldeffekttransistor nach Anspruch 1.

Dieser zeichnet sich gegenüber herkömmlichen Feldeffekttransistoren mit ineinandergreifenden kammartigen Source-, Drain- und Gate-Strukturen dadurch aus, dass wenigstens zwei Gatefinger (20A) auf der einen Seite mittels der Gateenergiezuführleitung (20B) und auf der gegenüberliegenden anderen Seite mittels des Gaterandkopplungsabschnitts (20C) gekoppelt sind, wobei der Gaterandkopplungsabschnitt (20C) die zwei Gatefinger (20A) über in dem Isolierfilm (36) gebildete Durchgangslöcher (27) koppelt und zusätzlich so abgestützt ist, dass sich unter ihm ein Hohlraum befindet.

Der grundlegende Aufbau des beanspruchten Feldeffekttransistors ist in Fig. 5 und 8F i. V. m. Fig. 1 dargestellt:

Die auf der rechten Seite der Figur 5 gezeigte, kammartig ausgebildete Drainelektrode (10) mit den fünf ohmschen Drainkontakten (10A) als Drainelektrodenfinger

gern (10A) eingebracht, mittels derer die Gaterandkopplungsabschnitte (20C) die Gatefinger kontaktieren und miteinander verbinden. Zusätzlich befindet sich nach Merkmal (i), wie in Fig. 8F gezeigt, unterhalb des Gaterandkopplungsabschnitts (20C) ein Hohlraum, was, wie in Fig. 9 der Anmeldung erläutert, die parasitäre Kapazität zwischen Gate und Drain reduziert und die Hochfrequenzcharakteristiken des Transistors verbessert, *vgl. geltende Beschreibungsseite 18, Zeile 3 bis Seite 22, Zeile 2.*

2. Die Ansprüche 1 und 2 sind zulässig.

Anspruch 1 geht zurück auf den ursprünglichen Anspruch 1, wobei die Merkmale (e) und (h) gegenüber dem ursprünglichen Anspruch geändert und die Merkmale (g) und (i) neu aufgenommen wurden. Die entsprechende Offenbarung findet sich in den ursprünglichen Unterlagen auf Seite 18, Zeile 3 bis Seite 21, Zeile 15 i. V. m. den Figuren 5 und 8F. Anspruch 2 entspricht dem ursprünglichen Anspruch 2.

3. Der gewerblich nutzbare (§ 5 PatG) Feldeffekttransistor nach Anspruch 1 ist hinsichtlich des vorgenannten Stands der Technik neu (§ 3 PatG) und beruht diesem gegenüber auch auf einer erfinderischen Tätigkeit des zuständigen Fachmanns (§ 4 PatG). Dieser ist hier als berufserfahrener und mit der Herstellung und Entwicklung von Feldeffekttransistoren für Hochfrequenzanwendungen befasster Physiker oder Ingenieur der Elektrotechnik mit Hochschulabschluss zu definieren.

4. Gemäß Merkmal (i) des Anspruchs 1 befindet sich unter dem Gaterandkopplungsabschnitt (20C) ein Hohlraum.

Für eine derartige Ausgestaltung des Gaterandkopplungsabschnitts gibt es in dem entgegengehaltenen Stand der Technik keine Anregung.

Die den nächstkommenden Stand der Technik bildende Druckschrift D3, vgl. deren Abstract und die Figuren 1 bis 5 sowie die englische Bezugszeichenliste, offenbart mit den Worten des Anspruchs 1 einen

Feldeffekttransistor (*Field-Effect Transistor* / vgl. den Titel des Abstracts) mit:

- (a) einem Halbleitersubstrat, das einen aktiven Bereich (*electric conduction region 1*) und einen den aktiven Bereich umgebenden Elementtrennungsbereich (*semi insulating region 2*) hat, die auf einem Oberflächenabschnitt des Halbleitersubstrats festgelegt sind;
- (b') einer Vielzahl von ohmschen Drainkontakten (*drain electrode 3*), die angeordnet sind, um den aktiven Bereich (1) auf dem Halbleitersubstrat teilweise zu überdecken;
- (c') einem ohmschen Sourcekontakt (*source electrode 4*), der angeordnet ist, um den aktiven Bereich (1) auf dem Halbleitersubstrat zwischen zwei ohmschen Drainkontakten (3), die mit ihm benachbart sind, teilweise zu überdecken;
- (d) einem Drainkopplungsabschnitt (*first pass wiring 6*), der auf dem Elementtrennungsbereich (2) des Halbleitersubstrats angeordnet ist und Enden der ohmschen Drainkontakte (3) auf derselben Seite von ihnen koppelt (vgl. Fig. 1, oben);
- (e) einem Gate, das wenigstens zwei Gatefinger (*gate electrode 21*) hat, die angeordnet sind, um den aktiven Bereich (1) auf dem Halbleitersubstrat von Bereichen zwischen dem ohmschen Drainkontakt (3) und dem ohmschen Sourcekontakt (*source electrode 4*) zu kreuzen, wobei der ohmsche Sourcekontakt (4) zwischen zwei der Gatefinger (21) angeordnet ist (vgl. Fig. 1);
- (f) einer Gateenergiezufuhrleitung (*secondary layer wiring 25*), die auf dem Elementtrennungsbereich (2) des Halbleitersubstrats angeordnet ist, die zwei Gatefinger (21) an deren Enden gegenüber der Anordnungsseite des Drainkopplungsabschnittes (6) koppelt (vgl. Fig. 1, unten) und den Gatefingern (21) eine Gatespannung zuführt;

- (g) einem Isolierfilm (*interlayer insulation film 11*), der über dem Gate (21) und dem Halbleitersubstrat gebildet ist (*vgl. Fig. 3, Fig. 5*); und
- (h) einem Gaterandkopplungsabschnitt (*first pass wiring 33*) über dem Isolierfilm (11), welcher Gaterandkopplungsabschnitt (33) mit den zwei Gatefingern an einem Ende davon auf der Anordnungsseite des Drainkopplungsabschnittes (*vgl. Fig. 1, oben*) durch in dem Isolierfilm (11) gebildete Durchgangslöcher (*contact hole 32*) gekoppelt ist (*vgl. Fig. 5*), wobei der Gaterandkopplungsabschnitt (33) so angeordnet ist, um den ohmschen Drainkontakt (3) und den Drainkopplungsabschnitt (6) nicht zu kreuzen (*vgl. Fig. 1*).

Im Unterschied zur Lehre des Anspruchs 1 sind die Source- und Drainkontakte des in Druckschrift D3 offenbarten Feldeffekttransistors nicht so ausgebildet, dass sie den aktiven Bereich kreuzen, da sie nur auf einer Seite über ihn hinausgehen und nicht auf zwei Seiten. Zudem ist auch das Merkmal (i) des Anspruchs 1, wonach der Gaterandkopplungsabschnitt (20C) so abgestützt ist, dass sich unter ihm ein Hohlraum befindet, in Druckschrift D3 nicht offenbart. Insbesondere hinsichtlich dieses erfindungswesentlichen Merkmals kann Druckschrift D3 dem Fachmann keine Anregung geben.

Denn anders als in der Anmeldung ist die Lehre der Druckschrift D3 darauf ausgerichtet, das Eindringen von Feuchtigkeit über das Kontaktloch zum Gate zu verhindern. Dazu ist in den Figuren 8 bis 10 der Druckschrift D3 erläutert, dass die Gatestruktur (5) üblicherweise durch ein die erste und die zweite Isolierschicht (11, 12) durchdringendes Kontaktloch (9) mit der zweiten Leiterbahnebene (8) verbunden sei (*vgl. Fig. 10*), und dass aufgrund dieser speziellen Anordnung relativ leicht Feuchtigkeit über das Kontaktloch zum Gate gelangen und das Bauelement schädigen könne. Zwar sei es bekannt, diese Gefahr durch Vergrößern des Abstands zwischen dem aktiven Gatebereich und dem Kontaktloch zu verringern, doch führe dies zu einer unerwünschten Erhöhung parasitärer Widerstände und Kapazitäten, *vgl. die Absätze [0004] und [0005]*. Als Lösung dieses

Problems wird in Druckschrift D3 nun vorgeschlagen, die Gatefinger, wie in Fig. 1 gezeigt, einzeln zu kontaktieren und zudem den einzelnen Gatefinger nicht über ein Kontaktloch, das beide Isolationsschichten durchdringt, zu kontaktieren (vgl. Fig. 10, Bezugszeichen 9), sondern mittels zweier zueinander versetzter Kontaktlöcher (vgl. Fig. 3, Bezugszeichen 22 und 24), so dass die auf dem Halbleiter angeordnete Gateleitung (21) über das erste Kontaktloch (22) mit der ersten Metallschicht (23) verbunden ist und diese dann seitlich versetzt über das zweite Kontaktloch (24) mit der zweiten Metallschicht kontaktiert wird. Zusätzlich ist vorgeschlagen, das die Gateleitung (21) mit der ersten Metallschicht (23) verbindende Kontaktloch mit fünfeckigem Querschnitt auszubilden, was zusammen mit den anderen Maßnahmen sowohl die parasitären Widerstände und Kapazitäten verringern als auch die Schädigung des Gates durch eindringende Feuchtigkeit verhindern soll.

Ausgehend von Druckschrift D3 hat der Fachmann keine Veranlassung, zwischen dem Gaterandkopplungsabschnitt (33, vgl. Fig. 1 u. 5) und der darunter befindlichen Isolationsschicht (11) zusätzlich einen Hohlraum auszubilden. Zwar weiß der Fachmann, wie durch Druckschrift D8 belegt, dass es bei solchen Feldeffekttransistoren mit ineinandergreifenden kammartigen Source-, Drain- und Gate-Elektroden vorteilhaft sein kann, die Gate- und Sourceleitung bzw. die Drain- und Sourceleitung an Kreuzungspunkten mittels Luftbrücken voneinander zu isolieren (vgl. in der Druckschrift D8 bspw. Spalte 6, Zeilen 13 bis 30 mit Figur 2, Bezugszeichen 33 und 34). Jedoch ergibt sich auch bei Übertragung dieser Lehre auf das Bauelement der Druckschrift D3 nicht der beanspruchte Feldeffekttransistor. Denn wie dort anhand der Figuren 1 und 3 ersichtlich, sind die Gateenergiezufuhrleitung (25) und die Sourcelektrode (4 bzw. 7) am gegenseitigen Kreuzungspunkt durch die zweite Isolationsschicht (12) voneinander isoliert. Der Fachmann würde demnach bei einer Kombination der Lehren beider Druckschriften die obere, zweite Isolationsschicht (12) im Kreuzungsbereich entfernen, um dadurch einen Hohlraum zwischen der Gateenergiezufuhrleitung (25) und der Sourcelektrode (4 bzw. 7) auszubilden. Im Unterschied dazu müsste der Fachmann, um zur Lehre

des Anspruchs 1 zu gelangen, jedoch einen Hohlraum zwischen dem Gaterandkopplungsabschnitt (33, vgl. Fig. 1 u. 5) und der unteren, ersten Isolationschicht (11) vorsehen, wofür es in diesen Druckschriften aber keine Anregung gibt.

Auch aus dem übrigen entgegengehaltenen Stand der Technik erhält der Fachmann keinen entsprechenden Hinweis.

Die Druckschriften D1, D6 und D7 beschreiben verschiedene Varianten von Feldeffekttransistoren mit ineinandergreifenden kammartigen Source-, Drain- und Gate-Elektroden, und Druckschrift D2 befasst sich mit GaN basierten Feldeffekttransistoren. Keines dieser Dokumente kann jedoch dem Fachmann eine Anregung bezüglich des Merkmals (i) von Anspruch 1 geben.

In Druckschrift D4 ist ein Feldeffekttransistor für den Mikrowellenbereich beschrieben, bei dem die Gateleitung (24) mittels Luftbrücken (22) über die Sourceleitung (16) geführt wird, vgl. deren Fig. 1 mit Beschreibung, und aus Druckschrift D5 ist ein Transistor bekannt, dessen Gateelektrode (1a) mittels einer über der Drainelektrode (2) angeordneten Luftbrücke (1b, 1c) kontaktiert ist, vgl. dessen Abstract. Auch diese Druckschriften offenbaren demnach keine Luftbrücken gemäß der Lehre des Anspruchs 1.

Druckschrift D9 offenbart lediglich ein allgemeines Herstellungsverfahren zur Ausbildung von Luftbrücken.

Aus keinem dieser Druckschriften erhält der Fachmann somit einen Hinweis, unter dem Gaterandkopplungsabschnitt einen Hohlraum vorzusehen.

5. An den Patentanspruch 1 kann sich Unteranspruch 2 anschließen, da er den Transistor nach Patentanspruch 1 vorteilhaft weiterbildet. Zudem sind in der geltenden Beschreibung mit Zeichnung die Halbleitervorrichtungen gemäß den Ansprüchen ausreichend erläutert.

6. Bei dieser Sachlage war der angefochtene Beschluss aufzuheben und das Patent im beantragten Umfang zu erteilen.

III.

Rechtsmittelbelehrung

Gegen diesen Beschluss steht der Anmelderin - vorbehaltlich des Vorliegens der weiteren Rechtsmittelvoraussetzungen, insbesondere einer Beschwer - das Rechtsmittel der **Rechtsbeschwerde** zu. Da der Senat die Rechtsbeschwerde nicht zugelassen hat, ist sie nur statthaft, wenn einer der nachfolgenden Verfahrensmängel gerügt wird, nämlich

1. dass das beschließende Gericht nicht vorschriftsmäßig besetzt war,
2. dass bei dem Beschluss ein Richter mitgewirkt hat, der von der Ausübung des Richteramtes kraft Gesetzes ausgeschlossen oder wegen Besorgnis der Befangenheit mit Erfolg abgelehnt war,
3. dass einem Beteiligten das rechtliche Gehör versagt war,
4. dass ein Beteiligter im Verfahren nicht nach Vorschrift des Gesetzes vertreten war, sofern er nicht der Führung des Verfahrens ausdrücklich oder stillschweigend zugestimmt hat,
5. dass der Beschluss aufgrund einer mündlichen Verhandlung ergangen ist, bei der die Vorschriften über die Öffentlichkeit des Verfahrens verletzt worden sind, oder
6. dass der Beschluss nicht mit Gründen versehen ist.

Die Rechtsbeschwerde ist **innerhalb eines Monats** nach Zustellung des Beschlusses

schriftlich durch einen beim Bundesgerichtshof zugelassenen Rechtsanwalt als Bevollmächtigten beim Bundesgerichtshof, Herrenstr. 45 a, 76133 Karlsruhe, einzureichen oder

durch einen beim Bundesgerichtshof zugelassenen Rechtsanwalt als Bevollmächtigten in elektronischer Form bei der elektronischen Poststelle des BGH, www.bundesgerichtshof.de/erv.html. Das elektronische Dokument ist mit einer prüfbar qualifizierten elektronischen Signatur nach dem Signaturgesetz oder mit einer prüfbar fortgeschrittenen elektronischen Signatur zu versehen. Die Eignungsvoraussetzungen für eine Prüfung und für die Formate des elektronischen Dokuments werden auf der Internetseite des Bundesgerichtshofs www.bundesgerichtshof.de/erv.html bekannt gegeben.

Dr. Strößner

Dr. Friedrich

Dr. Zebisch

Dr. Himmelmann

Pr